انتشار فراخوان ملی برای توسعه تراشه پردازنده ملی

|
۱۴۰۵/۰۵/۰۱
|
۱۸:۰۰:۰۲
| کد خبر: ۲۳۶۹۲۶۹
انتشار فراخوان ملی برای توسعه «تراشه پردازنده ملی»
برنا – گروه علمی و فناوری: فراخوان ملی برای توسعه تراشه پردازنده ملی ویژه طرح‌های پژوهشی و توسعه‌ای منتشر شد.

بنیاد ملی علم ایران با همکاری مرکز ملی پیشران طراحی تراشه و حمایت برنامه ملی میکروالکترونیک معاونت علمی، فراخوان ویژه‌ای را برای شتاب‌دهی به پژوهش‌های راهبردی در حوزه مدارات میکروالکترونیک و تراشه‌های نیمه‌هادی منتشر کرد.

به گزارش معاونت علمی ریاست‌جمهوری، این اقدام با هدف ارتقای ظرفیت‌های انسانی، گسترش توانمندی‌های فناورانه و دستیابی به جایگاه ده کشور برتر هوش مصنوعی جهان (طبق سند ملی افق ۱۴۱۲) و تحقق مرجعیت علمی کشور انجام می‌پذیرد.

این فراخوان فاز نخست از برنامه اجرایی مرکز ملی پیشران طراحی تراشه برای توسعه تراشه پردازنده ملی با قابلیت به‌کارگیری در پردازش‌های حوزه هوش مصنوعی (AI Accelerator) است. مطابق برنامه‌ریزی صورت‌گرفته، پس از اتمام موفقیت‌آمیز فاز اول، فاز‌های دوم و سوم عملیاتی خواهند شد تا در نهایت با تجمیع و ادغام بلوک‌های طراحی‌شده، انواع تراشه‌های پردازشی بومی‌سازی شود. موضوع میکروالکترونیک به عنوان یکی از حوزه‌های پیشران و اقتدارآفرین در قانون برنامه هفتم توسعه، محور اصلی این فراخوان قرار گرفته است.

عناوین و حوزه‌های تخصصی فراخوان

طرح‌های پژوهشی-توسعه‌ای در چهار محور اصلی و مطابق با RFP‌های اعلامی، مورد حمایت قرار خواهند گرفت. در این راستا، نخستین اولویت این فراخوان اختصاص به RFP۱: پژوهش، طراحی، نمونه‌سازی، تست و تدوین دانش فنی تراشه شتاب‌دهنده CNN مبتنی بر MAC Array دارد تا زیرساخت‌های لازم برای محاسبات هوش مصنوعی تقویت شود.

همچنین، تمرکز ویژه‌ای بر توسعه بلوک‌های ارتباطی و زیرساختی صورت گرفته است؛ به طوری که برای توسعه دانش فنی بلوک‌های ارتباطی پرکاربرد، فراخوان‌های مجزایی از جمله RFP۲: پژوهش، طراحی، نمونه‌سازی، تست و تدوین دانش فنی بلوک PHY DDR۴ و همچنین RFP۳: پژوهش، طراحی، نمونه‌سازی، تست و تدوین دانش فنی بلوک PCI Express Gen۳ PHY در نظر گرفته شده است.

علاوه بر این با توجه به اهمیت فناوری‌های نوین در اتصال قطعات، توسعه دانش فنی در حوزه تراشه‌های پیشرفته نیز از برنامه‌های اصلی است که در قالب RFP۴: پژوهش، طراحی، نمونه‌سازی، تست و تدوین دانش فنی بلوک UCIe ۱.۰ PHY به همراه adapter و protocol اتصال chiplet‌ها تعریف شده است.

شرایط مجریان و نحوه ارزیابی

بر اساس ضوابط این فراخوان مجری اصلی طرح حتما باید یک نفر از اعضای هیئت‌علمی دانشگاه و دارای سابقه طراحی و نمونه‌سازی تراشه باشد. پژوهشگران واجد شرایط یک ماه فرصت دارند تا بر اساس RFP‌های مربوطه، پروپوزال خود را تکمیل و از طریق سامانه کایپر ارسال کنند.

فرآیند ارزیابی شامل دو مرحله است: نخست، کمیته غربالگری، طرح‌ها را از نظر هم‌راستایی موضوعی، پیشینه تیم تحقیقاتی و قابلیت خروجی‌ها بررسی می‌کند؛ در مرحله دوم، پروپوزال‌های تأییدشده توسط متخصصان هیئت‌علمی مورد ارزیابی علمی دقیق قرار می‌گیرند.

بنیاد ملی علم ایران و برنامه ملی میکروالکترونیک، بسته‌های حمایتی ویژه‌ای را برای این طرح‌ها در نظر گرفته‌اند. کمک‌هزینه طراحی مبلغ اختصاصی بر اساس نوع RFP متغیر است: RFP۱ تا سقف ۵۰ میلیارد ریال، RFP۲ تا سقف ۳۵ میلیارد ریال، RFP۳ تا سقف ۵۰ میلیارد ریال و RFP۴ تا سقف ۳۰ میلیارد ریال.

علاوه بر کمک‌هزینه، خدمات دسترسی به کارخانه ساخت تراشه (Foundry)، دریافت تکنولوژی‌فایل (PDK) و همچنین خدمات باندینگ و تست توسط مرکز ملی پیشران طراحی تراشه و با حمایت معاونت علمی تأمین خواهد شد.

طبق اعلام دبیرخانه مالکیت کلیه دستاورد‌های فنی و علمی شامل کد‌های HDL، بلوک‌های IP، طرح‌های GDSII و موارد مشابه متعلق به طراح است؛ با این حال، مرکز ملی پیشران طراحی تراشه حق بهره‌برداری غیرانحصاری، دائمی و رایگان از این دستاورد‌ها را در پروژه‌های آتی خود خواهد داشت.

متقاضیان می‌توانند برای ثبت‌نام و ارسال درخواست در بازه زمانی ۳۱ تیر لغایت ۳۱ مردادماه ۱۴۰۵ به سامانه کایپر مراجعه کنند. جزئیات کامل خروجی‌های مورد انتظار نیز در فایل‌های اختصاصی هر RFP در دسترس علاقه‌مندان قرار گرفته است.

انتهای پیام/

نظر شما
captcha
پیشنهاد سردبیر